현실 세계는 아날로그이며, 대다수의 시스템이 하나의 SoC로 통합됨에 따라, 주요 공정의 고정밀 아날로그 설계에 대한 필요성은 갈수록 높아지고 있습니다. 한편, 디지털 인터페이스는 아날로그 블록으로 설계되어야만 합니다. 이 사실은 SERDES뿐만 아니라 DDRx, PCIe, USB3 등 다른 인터페이스에도 적용됩니다. 전력 관리는 모든 전자 시스템에서도 점차 더욱 중요한 부분이 되어 가고 있으며,이는 하이엔드 서버와 모바일 디바이스에도 적용됩니다. 단일 트랜지스터의 길이는 양자 트랜지스터와 같은 폭의 FinFET 프로세스가 도입되면, 아날로그 설계는 종류를 불문하고 더욱 어려운 과제가 될 것입니다. 고속 I/O 인터페이스 없이 첨단 SoC를 설계하는 것은 거의 불가능합니다. 따라서, 일반적으로 이와 같은 설계는 테이프 아웃에 이르기까지 매우 중요한 공정이기 때문에, 효율성이 높은 설계가 요구되고 있습니다.

고성능 I/O 설계를 포함한 고성능 아날로그 설계의 대부분은 수동으로 이루어지는 공정이며, 이 공정에는 최고 수준의 레이아웃 에디터 외에도 다양한 해석을 지원하는 매우 고정밀의 추출 툴과 회로 시뮬레이터가 필요합니다.

실바코가 제공하는 다양한 툴은 이 모든 것을 수행할 수 있습니다. 실바코 레이아웃 툴은 다양한 파운드리의 PDK를 광범위하게 지원하고 있습니다. OpenAccess iPDK도 지원하고 있기 때문에, 서로 다른 환경에서 설계을 쉽게 전환이 가능합니다. 레이아웃을 작성된 후에는 3D 추출 추출 기술은 풀 3D 필드 솔버를 이용한 고감도 아날로그 블록을 위한 고정밀 기생 추출(인덕턴스 포함)에 사용됩니다.

사용자 정의 디자인 플로우 및 파운드리 파트너

실바코의 회로 시뮬레이터는 매우 정밀한 SPICE 시뮬레이션을 실행할 수 있습니다. 그 중에서도 실바코의 SPICE 모델은 TSMC의 FinFET 노드로의 검증을 받고 있습니다. 시뮬레이션은 과도 노이즈 분석과 RF 해석에 대응하고 있습니다. 규모가 큰 추출 넷리스트의 처리에는 대용량 병렬 SPICE의 기능을 고정밀도 RC 축소 알고리즘과 함께 사용할 수 있습니다.

첨단 노드에서는 설계에 대한 전력 무결성 검증의 필요성이 점점 더 증가하고 있습니다. 이를 실시하려면, 실바코가 제공하는 SPICE의 기능을 확장하여 이용이 가능하며, EM, IR, 열 동시 분석이 필요합니다.

InVar-SmartSpice 전력 무결성 사인 오프

주요 기능

3D RCX
  • 고감도 아날로그 블록을 위한 3D 기생 추출
  • 인덕터용 3D 추출
SPICE Simulation
  • 매우 높은 SPICE 정확도
  • 추출 된 포스트 레이아웃 넷리스트를 위한 대용량 병렬 SPICE
  • AMS 시뮬레이션
  • 과도 노이즈 분석
  • RF 분석 (PSS, PNOISE)
  • Virtuoso와의 통합
  • FinFET 노드에서 TSMC 모델 인증
Variation-Aware Design
  • 시뮬레이션 실행 저장에 대응하는 고속 몬테카를로 분석; 로컬 불일치 해석
  • 빠른 설계 반복을 위한 통계 코너
  • 의료, 자동차 애플리케이션을 위한 하이시그마 설계
Custom Design
  • 다양한 파운드리의 PDK를 광범위하게 지원
  • OpenAccess iPDK 지원
  • 풀 커스텀 레이아웃
  • 통합된 추출 및 DRC / LVS
Extracted Netlist Analysis & Reduction
  • 기생 리덕션
  • 설계 분석
  • 추출 넷리스트와 기생의 비교
Invar
  • 블록 레벨에서 Full-chip 레벨까지 분석 가능
  • SPICE 레벨의 정확도
  • TSMC 인증
  • 타 사 툴과의 통합