Viso

Design, Analysis and Exploration

Viso™는 parasitic의 전기 그리드의 분석을 수행하는 도구입니다. 이 parasitic 중심의 접근 방식에 의해 단시간 내에 분석이 가능하며, 회로와 그 속에 포함된 parasitic을 정확하게 확인할 수 있습니다. Viso는 배선의 parasitic 분석을 신속하게 수행하여 문제점을 정확하게 파악할 수 있습니다. 또, 다른 추출 넷리스트의 정밀한 비교 및 정확한 타이밍 예측이 가능합니다.

Introduction

90nm 이하에서, 배선의 parasitic는 회로의 동작에 중대한 영향을 미칩니다. Parasitic 분석은 완전한 실패로 이어질 가능성이 있는 이득, 지연, 최대 클럭 속도, 크로스 커플링, ESD 보호 수준 및 기타 기능에 영향을 미칠 수 있기 때문에 매우 중요하게 다루어 지고 있습니다.

Parasitic에 관련된 문제는 다음과 같이 정리합니다:

  • Intra-net의 핀 사이의 저항값(같은 net)
  • Intra-net의 핀 사이의 지연 (같은 net)
  • Intra-net의 커플링 캐패시턴스
  • Intra-net의 디커플링 캐패시턴스
  • Intra-net의 핀 사이의 S/Y/Z 파라미터
  • 다른 핀 사이의 주요 전류 경로
  • 전류 경로에 따른 전압 강하
  • 전류에 따른 전계

주요 특징

  • Viso는 넷리스트 중 어느 parasitic에도 대응하는 뛰어난 분석 기능을 제공합니다:
    • R, RC, RCC
    • 상호 연결 기판 패키지
  • 아래의 핀 사이의 정보를 계산합니다.
    • Intra-net의 핀 사이의 저항값과 지연
    • 커플링 및 디커플링 캐패시턴스의 Intra-net 요약
    • Intra-net 사이, 핀 사이의 S/Y/Z 파라미터
  • 쇼트 및 오픈 검색
  • 특정 넷 또는 넷 그룹을 지정하고 계산을 실행
  • 주요 EDA 벤더의 백엔드 플로우에 대한 호환성을 유지
  • 주요 설계 플로우에 통합

장점

  • 백엔드 검증 사이클 시간을 단축
  • 최초 실리콘 제조의 성공률을 향상
  • 그로스 오류의 조기 발견
  • 백엔드 플로우의 효율성 향상: 회로 배선의 분석에 성공한 경우에만 시뮬레이션이 시작됨

그림1: 전력망의 2D 및 3D 표시

적용

  • 메모리, 아날로그, 믹스그 시그널, RF 타이밍

기술 사양

  • 입력: LPE 도구에 의해 생성된 추출 넷리스트
  • S/Y/Z 파라미터의 Touchstone 출력 포맷 지원
  • 애플리케이션 프로그래밍 인터페이스
  • Cadence QRC, Mentor Calibre XRC, Synopsys Star RCXT 등의 LPE 도구 (레이아웃에서 parasitic 추출)을 실행한 후 기존의 설계 검증 플로우에 완벽하게 통합됩니다.