Jivaro

Netlist Reduction Platform

Jivaro™는 추출된 넷리스트 리덕션 플랫폼입니다. 이 도구는 회로 시뮬레이터에 의한 리덕션에 비교해 시뮬레이션 시간을 단축하고 정밀도를 높이고 메모리 사용량을 절감합니다. 또, Jivaro는 전체 주요 설계 플로우과 일부 그래픽 유저 인터페이스에 통합이 가능합니다.

소개

대규모 parasitic을 포함하는 추출된 넷리스트 시뮬레이션에는 상당한 시간이 소요됩니다. Jivaro의 리스트 리덕션은 고정밀도를 유지하면서 시뮬레이션 시간을 대폭 단축시킵니다. 넷리스트 리덕션은 정밀도, 안정성, 내성, 신뢰성 및 검증 가능성에서 볼 수 있듯이 단순한 데이터 수치 처리 및 필터링은 하지 않습니다.

주요 특징

  • 모든 종류의 parasitic netlist의 구성 요소에 대해 최상의 넷리스트 리덕션 기능을 제공: R, RC, RCC, RLC, RLCK, 전압 또는 전류 제어 전원, 기판, 패키지
  • Selective reduction: 계층에서 지정한 넷 또는 부회로에 개별적으로 적용 가능
  • Parameterized reduction: EM 등의 필요 조건을 유지하는 추가 구조와 함께 적용 가능
  • RF, 아날로그, 믹스드 시그널, 디지털 메모리 등 모든 설계 형식에 적용 가능
  • 공정 노드에 의존하지 않고, 모든 공정에 적용 가능
  • 모든 주요 EDA 벤더의 백엔드 플로우 설계 과정에서 사용 가능

장점

  • Parasitic에 시달리는 모든 시뮬레이션의 고속화
  • 동일한 degree의 시뮬레이션으로 실행 시간 단축
  • 시뮬레이터의 메모리 사용량 감축
  • 추출된 넷리스트의 메모리 필요량 감축

그림1: 감소된 실행 시간의 예

적용

  • 메모리, 아날로그, 믹스드 시그널, RF, 타이밍

기술 사양

  • 주요 파일 형식 지원: DSPF, SPEF, HSPICE, Spectre, SPICE3, CaliberView