Silvaco Viola™는 디지털, 셀, 라이브러리의 고정밀 특성화를 고속으로 실시하는 포괄적인 패키지입니다. 이 패키지에는 stimulus의 완전 자동 생성, 라이브러리 모델 검사, 데이터 북 생성을 실시하는 SPICE 기반의 강력한 특성화 엔진이 포함됩니다. 특성화 된 라이브러리는 일련의 테스트 회로에서의 검증 평가가 가능하며, SPICE 정확도 및 정적 타이밍 분석 (STA)의 상관 관계가 보장됩니다..

특성화 엔진은 셀 회로의 상세한 분석을 수행하고 필요한 설계 과정의 stimulus를 자동으로 결정합니다. 또, combinational 및 sequential digital logic cell의 모든 특성화 측정을 위한 SPICE deck을 생성합니다.

주요 기능 및 장점

  • 내장 SPICE 시뮬레이터를 포함한 SPICE 시뮬레이터 Eldo, HSPICE, Spectre와 완전 통합
  • 특성화 정밀도를 향상시켜 시놉시스 및 케이던스의 정적 타이밍 분석 및 합성 도구의 최신 버전을 이용하는 전류 소스 모델 (CCS 및 ECSM)에 의한 타이밍, 파워, 노이즈의 고급 특성화
  • SPICE 넷리스트의 자동 로직 인식
  • 셀 파라미터 및 모든 필요한 논리적 조합의 설계 과정에서 stimulus에서 시뮬레이션 된 것을 확실히 하는 기능에 기반한 완전 자동 생성 된 SPICE deck
  • 복잡한 셀 및 비표준 셀의 특성화에 대응하도록 커스터마이즈 된 stimulus 및 측정
  • 사용자 정의 제약에 따른 룩업 테이블의 범위와 색인의 자동 처리
  • Silvaco Liberty AnalyzerTM 의 데이터 북 생성과의 완전 통합으로 계층 데이터 북을 제공하고, 표준 HTML 브라우저를 사용한 간단한 내비게이션을 실현
  • 강력한 Tcl과 Perl 스크립트 환경

 

일반 사양

  • 비선형 지연 모델 특성화 (NLDM) 및 전류 소스 모델 특성화 (CCS 및 ECSM)의 구성 가능한 2D/3D 룩업 테이블에 대응
  • pre-cell driver 및 multi-point PWL waveform으로부터의 고정밀의 입력 파형 생성
  • 다음을 사용하여 SPICE 시뮬레이션의 확장 가능한 병렬 실행:
    • LSF™ from Platform Computing®
    • SUN® Grid Engine (SGE)
    • Silvaco Distributed Processing Scheduler (SDPS)
    • 멀티 스레드 처리
  • 일반적으로 사용되는 설정을 위한 직관적인 그래픽 마법사 인터페이스 외에 특성화 파라미터 설정이 가능한 고급 구성 옵션
  • 통합 라이브러리 개발을 위한 Silvaco Cello™와의 원활한 인터페이스와 공유 데이터베이스 모델
  • 내장 된 스티뮬러스 결과 및 모델의 검증 기능
  • SPICE 시뮬레이션을 사용하여 Liberty 타이밍 값의 제약을 자동 검증
  • 코너 및 모델을 통한 일관성 검사
  • 이전에 시뮬레이션 된 Liberty 파일을 재 특성화
  • HTML 및 PDF 출력을 제공하는 유연한 데이터 북 생성 기능
  • Perl 및 Tcl로 스크립팅 인터페이스를 완벽하게 지원

 

셀 유형

  • 차동 셀 및 tri-state 출력을 포함하는 단일 및 복수 출력 조합 셀
  • Sequential 및 combinational one-hot 셀
  • 복잡한 latches 및 flip-flops
  • Power management cells such as always-on, level shifters, power switches, retention flip-flops
  • I/O pads with multiple voltage supplies and contention conditions
  • Custom cells

 

측정

  • State-dependent propagation delay and output transition time
  • Minimum pulse width
  • Setup, hold, recovery and removal
  • State-dependent internal static, dynamic, switching, leakage and average power
  • Input pin capacitance
  • CCS and ECSM timing, power and noise
  • Zero cycle checks

Inputs

  • Liberty library model file, including PG-pin syntax
  • Extracted cell netlists or GDSII
  • Foundry-provided transistor models

Outputs

  • Liberty (.lib) formatted library, with CCS and ECSM timing, power and noise
  • Verilog®
  • Vital
  • Library databook in HTML and PDF format

지원 플랫폼

  • Red Hat Enterprise Linux® version 6 (x86 or x86-64)