AccuCore

Block Characterization, Modeling and STA

AccuCore™SmartSpice의 정확성으로 수백만 개의 소자로 구성된 회로를 추출하여, 수백만 게이트 디자인에 대해 블록과 full-chip의 정적 타이밍 해석(Static Timing Analysis, 이하 STA)을 수행합니다.

주요 특징

  • STA를 위해 Liberty™ (.lib) 및 .sdf 타이밍 모델과 게이트-레벨 Verilog 넷리스트를 생성하고, DSPF 및 .sdf 파일을 생성하거나 읽음
  • 선택한 주요 경로 및 클록 트리를 위하여, 민감도가 완벽한 SPICE 데크를 측정값과 함께 도출
  • 블록을 셀로 자동 분할
  • 셀 함수를 자동으로 추출하여, 정확한 SPICE 추출을 위한 벡터를 생성
  • 고속 API-방식의 SmartSpice 추출 엔진을 포함
  • 병목 현상의 고속 분석 및 타이밍 검증을 위해 블록과 full-chip 게이트-레벨의 완벽한 STA 환경
  • 강력한 명령어 조합으로, 커스텀과 ASIC/SoC 함수를 하나의 분석 환경으로 혼합 가능

설정 및 스크립트 기능

  • 간단한 설정 및 스크립트를 위해, 다양한 .cfg 검증 옵션을 가지고 .lib를 .cfg로
    자동으로 임포트
  • 전체 케이스 민감도 플로우를 지원
  • 플랫(flat), 계층형 디자인 플로우를 모두 지원
  • 대규모 디자인을 효율적으로 다루기 위한 앞선 RC 모드
  • 향상된 기울기 전파 및 임계(threshold) 관리 옵션
  • 다양한 사용자 정의 부하 메소드를 지원
  • 고급 사용자 오버라이드(override) 옵션으로, 블록의 플랫/계층형 넷리스트를 셀로 자동 분할
  • 센스 앰프와 읽기/쓰기 사이클 옵션으로 전용 RAM/CAM 분할
  • 향상된 힘과 상태에 기초한 함수 추출 기능
  • 고급 사용자 오버라이드에 의해 자동으로 클록을 전파
  • 사용자가 정의한 입력 벡터 제한을 지원
  • 근본 원인을 빨리 분석하기 위해 향상된 디버깅, 디자인 레포트 옵션

AccuCore Block Characterization and Modeling with STA

 

추출 및 모델링 기능

  • 고속 API-방식의 SmartSpice 추출 엔진(HSPICE, SPECTRE와 100% 호환)을 포함
  • 셀 매칭은 재사용 및 증가형 업데이트 성능을 향상
  • 프로토타입을 빠르게 분석하기 위해 FAST_MODE 옵션
  • 용이한 표준 셀-방식 플로우를 위해 ASIC 플로우 옵션
  • 자동적인 입력 캐패시턴스 추출 메소드
  • 자동적인 설정/정지, 회복/제거, 최소 펄스 폭 추출과 사용자 정의 오버라이드
    옵션
  • 사용자 오버라이드로 자동적인 벡터 배치 및 크기 조정
  • 고속 STA를 위해 멀티-코너, 멀티-모드 전체 경로 모델을 한번에 추출
  • 디폴트로 직접적인 시뮬레이터 옵션 제어를 지원
  • 출력 포맷 옵션으로 게이트-레벨 verilog 넷리스트와 타이밍 모델을 생성

블록-레벨 STA 기능

  • 커스텀 트랜지스터 레벨 디자인의 게이트-레벨 타이밍 체크가 가능
  • 최단/최장 경로의 고급 경로 추적 알고리즘을 이용
  • 멀티-레이어 타이밍 문제를 피하기 위해, 주요 메소드 및 2차 주요 메소드를 실행
  • 잘못된 경로는 자동으로 제거
  • 경로 제한과 핀, 넷과 호(arc) 방식으로 다양한 블로킹 옵션
  • 함수에 기초한 클록과 제한 전파를 수행하여, ECO 재분석에 의한 리플-효과를 감축
  • 동적/정적 로직, 래치, 플립-플롭, 멀티플렉서, 3상 회로의 디자인 스타일을 다양하게 지원
  • 내장된 타이밍 체크 기능은 제한 사항을 단순화
  • 멀티-사이클 경로를 통과하는 게이트 클록 및 멀티-주파수 클록을 분석
  • 맞춤형 게이트 클록, 데이터-데이터, 클록-데이터 경로 타이밍 체크를 허용
  • DSPF, SDF 백-애노테이션을 지원
  • 도착 병목 현상을 분석하며, 필요한 경로 넷/핀에 기초한 타이밍 요구를 수행
  • 풋리스(footless) 로직에 공통적인 개별 상승/하강 에지 타이밍 사양을 폭넓게 허용

AccuCore Output File

5 X 5 기울기/부하 행렬을 이용한 64비트 쉬프트 블록에서 1개의 핀에 대한 .lib 핀 타이밍의 예.

AccuCore Output File

블랙 박스 모델에 대한 경로 리포트의 예.

Full-chip STA 기능

  • 블록-레벨 및 full-chip STA를 동시에 수행
  • 압축된 링/인터페이스 및 블랙박스 타이밍 모델을 생성
  • 계층형 verilog 및 모드-방식 멀티-코너 분석을 지원
  • DSPF, SDF 백-애노테이션을 지원
  • 계층형 디자인 메소드를 위한 제한 관리, 블록-레벨 제한 생성 및 슬랙 배치 가능
  • 공통적인 경로의 최적화로 사용자가 지정한 불확실성 및 스큐(skew)의 관계에 의한 타이밍 분석을 수행
  • 클록 파형과 클록 전파를 위한 고급 디버깅 특성
  • 넷리스트, 라이브러리, 분석 검증을 위한 고급 디버깅 특성
  • 커스텀 레포트 및 분석 기능을 위한 Tcl API 인터페이스

Rev. 042513_20