SmartSpice RadHard

Analog Circuit Simulator

SmartSpice RadHard™ 아날로그 회로 시뮬레이터는 싱글 이벤트 효과(SEE) 및 선량률(DR)에 의한 방사선 효과의 모델링 및 분석 시뮬레이션을 가능하게 합니다. 상업용 SmartSpice 아날로그 회로 시뮬레이터에 따라 구축된 최신 전자 기기의 설계, 최첨단 반도체 기술의 분석에 필요한 정밀도, 기능 및 성능을 제공합니다.

 

주요 특징

  • .RAD문을 사용하여 과도 해석 및 DC 해석에 의한 고정밀 선량률(DR) 및 SEE 분석
  • 업계에서 검증된 SmartSpice 아날로그 회로 시뮬레이터의 확장
  • 개선된 Wirth & Rogers’ 모델과 옵션의 사용자 정의 모델에 의한 선량률 분석
  • 개선된 Messenger 모델과 옵션인 사용자 정의 모델에 의한 싱글 이벤트 업세트(SEE)와 멀티 비트 업세트(MBU) 분석
  • 앞선 회로의 최적화로 설계 회로의 방사선 내성을 향상시키고 시스템 사양에 필요한 설계 트레이드 오프의 복잡한 분석이 가능
  • 파운드리 제공의 벌크 CMOS, SOI, 바이폴라, biCMOS 공정을 위한 HSPICE®, PSPICE®, SmartSpice 표준 모델 지원
  • 개방형 모델 개발 환경 및 Verilog-A 옵션으로 아날로그 동작 기능의 확장
  • 실바코 PDK 기반의 아날로그/믹스드 시그널/RF 디자인 플로우와 통합
  • 사용자 정의 모델 및 시뮬레이터 제어의 앞선 ‘what if’ 기능으로 신규 발생되는 현상의 연구에 대응
  • SmartSpice RadHard와 실바코 방사선 툴 플로우와의 완벽한 통합을 통해 프로세스 모델링 디바이스 시뮬레이션, 회로 분석, 물리적 레이아웃 및 칩의 기생 효과를 연결하고 재현성있는 물리학 기반의 환경을 제공하고 방사선 신뢰성 높은 영향을 검증

 

싱글 이벤트 효과

  • 부회로 모델이 아닌 확장된 업계 표준 디바이스 모델에 근거한 방사선 물리
  • 사용자 정의 전류 펄스 모델링
  • 복잡한 회로 넷리스에 따르지 않고, 빠르고 사용하기 쉬운 방사선 효과 분석 기능
  • 싱글 비트 업세트 분석
  • 멀티 비트 업세트 분석

 

그림과 같이 이온 충돌한 SiGe D형 플립 플롭의 Gateway 회로.

 

LET=20 및 LET=10의 SmartSpice RadHard 시뮬레이션.

 

총 선량 조사 후 LET=10 및 LET=20의 이온 충돌의 SiGe D형 플립 플롭의 시뮬레이션.
참조 문헌: NIU, G. IEEE Transactions on Nuclear Science, Vol 49, No. 6 December 2002.

 

22nm SRAM의 예

입자 충돌에 의한 6T –SRAM 셀의 업세트. 22nm NMOS 및 PMOS 트랜지스터 모델 Victory의 3D 디바이스 시뮬레이션에서 추출. 0.5 MeV-cm2/mg의 LET에서 업세트가 발생했습니다.

 

180nm, 130nm, 65nm에서의 싱글 이벤트 과도(SET) 시뮬레이션

 

   
싱글 이벤트 과도 전파에 의한 펄스 확장 유발을 검증.

 

 

선량률 효과

  • 부회로 모델이 아닌 확장된 업계 표준 디바이스 모델에 근거한 방사선 물리
  • 사용자 정의 광전류 모델링
  • 복잡한 회로 넷리스트에 따르지 않고, 빠르고 사용하기 쉬운 방사선 효과 분석 기능
  • 기술 종속 파라미터

 

8진 버퍼/드라이버 선량률 분석 시뮬레이션 결과 대 실험 데이터.

 

SmartSpice RadHard Inputs/Outputs