EM/IR, Thermal Reliability and Power Integrity

실바코의 InVar®는 아날로그, 디지털 및 믹스드 시그널 IC 설계에 대한 전력, EM/IR 및 열 분석을 수행합니다. InVar Prime, InVar Power, InVar EM/IR 및 InVar Thermal은 초기 단계와 최종 사인 오프 분석을 위한 포괄적인 전력 무결성 솔루션을 구성합니다. 전력 무결성 분석은 일정에 여유가 없고, 이용할 수 있는 디자인의 선택 범위가 제한되는 설계 후반부에만 보통 수행합니다. InVar Prime은 설계의 초기 단계에서 분석을 수행하여, 설계에 대한 자유도가 향상되고 프로세스 후반에 발생하는 문제를 최소화합니다.

소개

IR-drop, 일렉트로 마이그레이션 및 열 영향의 분석은 아날로그 회로, 고속 IO, 커스텀 디지털 블록, 메모리, 표준 셀 등의 트랜지스터 레벨 설계에 대한 물리적 검증에서 상당히 어려운 문제였습니다. 이는 규모가 커지는 설계에 대해 정확하고 복잡한 분석이 필요하기 때문입니다. 예를 들어, FinFET에서 전류 밀도 증가와 열 프로파일은 신중한 분석 및 설계로 관리해야 하는 일렉트로 마이그레이션과 EM의 장애 확률을 증가시킵니다.  

InVar의 계층적 방법론은 이러한 장애를 극복하고, 단일 블록에서 전체 칩에 이르는 설계에 대한 IR-drop, 일렉트로 마이그레이션 및 열 영향을 정확하게 모델링합니다. 특허받은 동시적인 전기-열 분석은 다양한 물리적 프로세스의 시뮬레이션을 함께 수행합니다. 이는 전력 및 2D/3D 열 프로파일 간의 중요한 상호작용의 포착, 동적 열 프로파일이 소자 동작에 실시간으로 미치는 영향과 패키지, 보드 및 주변 요소가 시뮬레이션 결과에 미치는 영향의 조사를 위해 오늘날의 설계에서 매우 중요합니다. InVar는 정밀도를 위해 단순화된 소자 모델이 아닌 진정한 spice 전기 엔진을 활용하고, 병렬 처리 기술을 적용하여 성능을 달성합니다. 그 결과 대규모 설계에 대해 고속의 물리적 측정과 같은 정확도로 FinFET 기술을 포함한 모든 공정 노드에 적용할 수 있습니다.

프로세서, 유무선 네트워크, 센서, 고전류 IC, 센서, 디스플레이 등의 광범위한 설계를 위해, 실바코의 InVar는 빠른 턴오버와 문제없는 테이프아웃을 지원하도록 설계된 사용자 친화적인 환경을 제공합니다.

 

주요 기능

  • InVar Power 를 통해 설계자는 전력 및 2D/3D 열 프로파일 간의 상호 의존성으로 인한 다양한 영향과 동적 전력 소비가 소자 동작에 실시간으로 미치는 영향을 을 이해하고 분석할 수 있습니다

  • InVar EM/IR 은 종합적인 분석을 제공하며, 최상위 커넥터부터 각 트랜지스터까지 공급 네트워크를 완벽하게 파악합니다. 계층적 블록 모델링에 대한 고유한 접근 방식은 실행시간 및 메모리 사용을 줄이고, 실제 플랫 런의 정확성을 유지합니다. 프로그래밍 가능한 EM 규칙을 통해 새로운 기술에 쉽게 적응할 수 있습니다.

  • InVar Thermal 은 단일 셀 설계에서 전체 칩에 이르기까지 열 분석에 대해 실험실 검증 수준의 정확성을 제공합니다. 열 엔진에서 전력, EM/IR 엔진에 이르는 피드백은 종합적인 정확성을 제공합니다.

장점

  • 실험실 및 파운드리에서 검증된 정확성
  • 정확하고 높은 성능 분석을 통한 전체 칩 승인
  • 더 많은 설계를 선택할 수 있는 경우, 백 엔드 설계 초기에 이용할 수 있는 분석
  • 분석에 사전 특성화 불필요
  • 쉬운 학습 곡선
  • 전력 무결성 문제의 효과적인 방지
  • 광범위한 기술 노드 지원

적용

  • InVar Prime – 레이아웃 엔지니어를 위한 초기 설계 단계 전력 무결성 분석 솔루션. 설계자는 승인 단계 전에 전력, EM/IR, 열 조건을 추정할 수 있습니다. 이는 누락된 비아, 분리된 메탈 형상, 일관성없는 라벨링 및 우회 경로 등, 정기적인 LVS 검사로 탐지할 수 없는 문제를 찾아 해결하는데 도움을 줍니다.
  • InVar for Transistor level- 본 트랜지스터 레벨 솔루션은 전력, 열, EM/IR 점검을 동시에 수행하는 아날로그 설계를 위한 유일한 사인 오프 툴입니다.
  • InVar for Gate level- 블록에서 전체 칩 수준 설계까지 전력, 열, EM/IR을 동시에 분석하여 전체 칩 분석 및 승인


기술 사양

  • InVar Prime에 필요한 입력 데이터
    • 레이아웃 - GDSII
    • 기술 - ITF 또는 iRCX
    • 보조 데이터 - GDSII에 필요한 레이어 매핑 파일, 공급망 이름, 전원 위치 및 명목상 이름, P/G 넷을 위해 영역에 기초한 전류 소비량
  • 트랜지스터 레벨 설계에 필요한 입력 데이터
    • 레이아웃 - GDSII
    • 넷리스트 - SPICE+DSPF
    • 기술 - ITF 또는 iRCX
    • 보조 데이터 - GDSII에 필요한 레이어 매핑 파일, 공급망 이름, 전원 위치 및 명목상 이름
  • 게이트 레벨 설계에 필요한 입력 데이터
    • 디자인 데이터 - LEF, DEF 또 Verilog
    • 모델 - Liberty
    • 타이밍 - SDC
    • 기생 파일 - SPEF
    • 기술 - ITF or iRCX
    • 활동 - FSDB, VPD, SAIF, VCD