EM/IR, Thermal Reliability and Power Integrity

실바코의 InVar™ 는 아날로그, 디지털 및 믹스드 시그널 IC 설계의 파워, EM/IR, 열의 각 영향을 분석합니다. InVar의 제품군인 InVar Prime, InVar Power, InVar EM/IR및 InVar Thermal는 설계 플로우의 초기 단계부터 최종 단계의 사인 오프까지 포괄적인 전력 무결성을 제공합니다. InVar Prime은 설계의 초기 단계에서 분석을 수행하기 때문에 설계자는 더 많은 선택에 따라 설계를 진행할 수 있으며 설계 과정에서 발생하는 문제를 최소화할 수 있습니다.

소개

IR 드롭 일렉트로 마이그레이션 및 열 영향의 분석은 아날로그 회로, 고속 IO, 커스텀 디지털 블록, 메모리, 표준 셀 등의 트랜지스터 레벨 설계에 대한 물리적 검증에서 이전부터 중요한 과제로 다루어져 왔습니다. 예를 들어, FinFET에서 증가 된 전류 밀도와 열 프로파일은 일렉트로 마이그레이션과 EM의 문제가 발생할 확률을 초래하므로 신중하게 해석하고 설계해야 합니다.

InVar는 계층적 처리 방식을 통해 이와 같은 문제를 해결하는 솔루션을 제공합니다. 블록부터 Full-chip까지 다양한 종류의 디자인을 대상으로 IR 드롭 일렉트로 마이그레이션 및 열의 각 영향을 정확하게 모델링 할 수 있습니다. 또한 특허 받은 동시 방식의 전기/열 분석은 여러 물리적 프로세스의 동시 시뮬레이션이 가능합니다. 이것은 매우 중요한 기능입니다.

실바코의 InVar는 사용하기 쉬운 디자인 환경을 제공하여 작업의 효율성과 부드러운 테이프 아웃을 실현하고, 프로세서, 유선/무선 네트워크, 센서, 고전류 IC, 디스플레이 등 다양한 디자인에 대응하고 있습니다. 

 

주요 기능

  • InVar Power 는 설계자가 전력 및 열적 2D/3D 프로필간에 상호 의존에 기인하는 다양한 영향을 이해할 수 있도록 돕고, 동적 전력 소비가 얼마나 소자의 행동에 영향을 미치는지를 실시간으로 분석합니다.

  • InVar EM/IR 은 포괄적인 분석을 제공하고, 상층의 커넥터에서 하부 트랜지스터에 이르기까지 전원 네트워크 전체를 그래픽으로 시각화할 수 있습니다. 계층 블록을 모델링하는 독자적인 방식에 의해 실행 시간과 메모리 절약을 실현하는 동시에 실제 평면 계층에서 정확도를 유지할 수 있습니다. 또한 EM 규칙을 프로그램하여 새로운 기술에 대응할 수 있습니다.

  • InVar Thermal 는 단일 셀 설계에서 Full-chip까지 폭넓게 커버하고 실험실 검증 된 정확도를 제공하는 열 분석 도구입니다. 열 엔진에서 파워 엔진 및 EM/IR 엔진에 대한 피드백을 통해 전례 없는 종합적인 정밀도를 제공합니다.

장점

  • 실험실 및 파운드리에 의한 검증의 정확성
  • Full chip sign-off를 고정밀 성능 분석 기능을 통해 실현 가능
  • 설계의 선택이 자유로운 백 엔드 설계의 초기 단계에서 분석을 실행
  • 분석의 실행에 사전 특정 평가가 불필요
  • 사용하기 쉬운 환경
  • 전력 무결성 문제의 발생을 효과적으로 방지
  • 광범위한 기술 노드를 커버

용도

  • 초기 분석:InVar Prime은 설계 초기 단계에서 전력 무결성 분석에 적합한 레이아웃 엔지니어를 위한 SPICE 엔진을 사용하지 않는 솔루션입니다. 상세한 레이아웃 설계를 시작하기 전에 파워, EM/IR 및 열 상태를 예측할 수 있습니다. 또한 vias 누락, 금속 형상의 분리, 라벨 설정 및 우회 배선의 모순 등, 일반 LVS 검사에서는 검출되지 않는 문제의 발견과 해결에 도움됩니다.
  • 아날로그 디자인 분석: 파워 검증, EM/IR 검증 및 열 검사를 동시에 수행할 수 있는 업계 유일의 아날로그 설계 사인 오프 툴 트랜지스터 레벨의 솔루션을 제공합니다.
  • 디지털 디자인 분석: 파워, EM/IR 및 열 동시 분석에 의한 Full-chip 검증/사인 오프가 가능하며, 블록 레벨에서 Full-chip 레벨까지 디자인을 분석할 수 있습니다.


기술 사양

  • InVar Prime에 필요한 입력 데이터
    • 레이아웃: GDSII
    • 기술: ITF 또는 iRCX
    • 보조 데이터: 레이어 맵핑 파일 (GDSII 파일용) 전원/접지 넷 이름, 전압 소스의 위치 및 공칭값, 전원/그라운드 넷 영역 기반의 전류 소비량
  • 트랜지스터 레벨 디자인에 필요한 입력 데이터
    • 레이아웃: GDSII
    • 넷리스트; SPICE 및 DSPF
    • 기술: ITF 또는 iRCX
    • 보조 데이터: 레이어 맵핑 파일 (GDSII 파일 용) 전원/접지 넷 이름 전압 소스의 위치 및 공칭값
  • 디지털 디자인 분석에 필요한 입력 데이터
    • 설계 데이터: LEF, DEF 또는 Verilog
    • 모델: Liberty
    • 타이밍: SPEF
    • 기생 파일: SPEF
    • 기술 파일: ITF or iRCX
    • 활동: FSDB, VPD, SAIF, VCD