More About Services
for Cell Libraries and Blocks:

Brochure 192 KB

Services for Cell Libraries and Blocks

셀 라이브러리 및 블록 서비스는 고객의 디자인 플로우 환경에서 가장 많은 것을 얻을 수 있는 최상의 방법을 제공합니다. 제공된 서비스는 다음 사항을 포함합니다:

• 셀 라이브러리 및 블록의 추출
• COT 방법론 및 설정
• 고객의 IP로 교육

선도적인 합성(synthesis), 시뮬레이션, 최적화 및 분석 툴은 정확한 타이밍, 전력 누설, 노이즈 모델을 갖춘 스탠더드 셀 라이브러리, I/O, 커스텀 셀 및 코어를 필요로 합니다. 이는 결과를 다시 생성하기 위해 COT 환경과 함께 제공될 수 있습니다.

추출 및 모델링 공정

셀 / 코어 특성화 서비스 산출물

Synopsys Liberty™ (.lib) – 합성, 플로어플랜, place & route, 정적 타이밍 해석 툴을 위한 타이밍 및 파워 파일

Verilog (.v) – 백애노테이션 및 구조적 verilog 넷리스트에 대한 셀의 IEEE 1364-2001 Verilog 모델 (코어 전용)

Cell Documentation – 셀 구성, 그래픽, 진리표, 타이밍, 파워, 입력 캐패시턴스, 전력 소비, 전파 지연에 관한 데이터 시트

High Level Timing Models (코어 전용) –블랙 박스 (완전한 블록 또는 코어에 내장된 아날로그 회로의 인스턴스) 압축 모델, 링 모델

Path Reports (코어 전용) - 전체 경로 타이밍 모델, 상호 참조 파일, “보존” 서브서킷

고객의 셀 / 코어 특성화 서비스 산출물

SPICE 모델 –파운드리에서 제공하는 공정 코너 (온도, 전압, 공정)의 HSPICE 모델 파일. 실바코는 또한 웨이퍼나 측정 데이터에서 모델을 추출하여, 각 소자에 대해 측정 vs. 시뮬레이션의 완전한 리포트 작성 가능

추출 회로의 넷리스트 –추출된(기생 포함) 셀/코어의 SPICE 넷리스트. 기생 추출이 수행되지 않은 경우, 실바코는 하나의 서비스처럼 GDSII에서 기생을 추출. 이 옵션은 고객에게 추출 및 인터커넥트 테크놀로지 데이터를 제공할 것을 요청

코너 및 옵션 – 코너, 전압, 온도, 추출 조건, 최대 동작 주파수, 최대 입력 전환, 입력 핀 캐패시턴스 옵션, 설정 및 중지 옵션, 데이터시트 옵션, 기타 옵션, EDA 모델 표시 요건 및 버전 호환성 등의 추출 설정을 지정하기 위해, 실바코의 추출 양식 작성

회로 문서화 – 정확한 추출 검증 또는 독자적인 셀/코어를 위해, 실바코는 스키매틱, 진리표, 설명, 파형 등의 회로 문서에 대한 접근 필요. 이러한 정보가 데이터 시트에 있는 경우, 셀의 스키매틱 그래픽 파일을 요청

Rev 082610_07