SILOS

Verilog Simulator

SILOS는 사용하기 쉬운 IEEE-1364-2001 규격의 Verilog 시뮬레이터로서, 업계를 선도하는 수많은 IC 디자이너가 사용하고 있습니다. 1986년 이래 업계 표준으로서, 강력한 대화형 디버깅 기능으로 FPGA, PLD, ASIC, 커스텀 디지털 디자인을 위해 오늘날 가장 생산적인 디자인 환경을 제공합니다.

주요 특징

• IEEE-1364-2001 규격의 Verilog 시뮬레이터로서. 프로그래밍 언어 인터페이스(Programming Language Interface, 이하 PLI)를 이용하여 언어 확장을 지원합니다.
• 그래픽적인 데이터 애널라이저(Data Analyzer), 트레이스 모드(trace mode), 계층 탐색기, 대화형 소스 코드 에디터 등으로 생산적인 디버깅 환경을 제공합니다.
• 내장된 린트(lint) 툴은 포괄적인 구문과 의미를 생성하며, 500개 이상의 체크 룰을 이용하여 디자인 룰 체크를 만들 수 있습니다. 또한, 시뮬레이션과 합성의 불일치, 레이스(race) 조건, 클럭 영역의 동기화 등을 검사할 수 있습니다.
• 통합된 코드 범위로 포괄적인 검증을 보장합니다.
• RTCA/DO-254, “Design Assurance Guidance for Airborne Electronic Hardware”, 부록 B에 대한 적합성 테스트를 지원합니다.

Rev 012010_20