TCAD
Analog / AMS / RF
Custom IC CAD
Interconnect Modeling
Digital CAD
다운로드 및 기술지원
라이센스
PDK Design Flows
Technical Library
Services
회사 안내
|
SmartSpice
The Gold Standard Analog Circuit Simulator
SmartSpice는 복잡한 고정밀 아날로그 회로/아날로그 믹스드 시그널 회로의 설계, 주요 회로망의 분석, 셀 라이브러리의 추출 등에 필요한 최고의 퍼포먼스와 정확도를 나타냅니다. SmartSpice는 업계에서 많이 이용하는 아날로그 디자인 플로우 및 파운드리에서 제공한 소자 모델과 호환됩니다.
주요 특징
- 넷리스트, 모델, 분석 특징 및 결과에 대해 HSPICE™ 및 SPECTRE™와 100% 호환
- 주요 아날로그 디자인에 가장 정확한 회로 시뮬레이션 결과를 제공
- 현존하는 SPICE 회로 시뮬레이터 중 최대 용량-32비트 버전에서 최대 40만 능동 소자, 64비트 버전에서 최대 8백만 능동 소자-을 제공
- 현존하는 SPICE 회로 시뮬레이터 중에서 가장 실행시간이 빠르며, 병렬 실행에 필요한 멀티 스레드를 지원하는 유일한 SPICE 툴
- 강력한 수렴을 위해 멀티 솔버 및 스테핑 알고리즘을 제공
- 보편적인 기술 (Bipolar, CMOS) 및 신기술 (TFT, SOI, HBT, FRAM 등)에 필요한 보정된 SPICE models을 최대로 제공
- Verilog-A로 개방형 모델 개발 환경과 폭넓은 아날로그 행동 성능을 제공
- 나노 크기의 설계에 대해 SEE (Single Event Effects) 신뢰도를 분석
- 실바코의 강력한 암호화는 고객 및 서드-파티의 소중한 지적 재산권을 보호하기 위해 이용가능
정확성: 나노미터 효과가 포함된 SmartSpice는 주요 아날로그 디자인에 필요한 가장 정확한 회로 시뮬레이터입니다.
- 유효 행렬에서 가우스 소거법을 사용 (초기 Berkeley 3C1 솔버에 기초)
- 선형 방정식을 보다 잘 설명하기 위해 솔버 라이브러리를 제공 (3가지 직접 솔버 및 2가지 반복 솔버)
- 연속성, 선형성 및 유효 파라미터 범위를 위해 실행시에 Berkeley 물리 기반 모델 파라미터를 검증 및 확인
- 불충분하게 추출된 파운드리 모델의 불일치를 검출하여 최종 단계에서의 퍼포먼스 및 정확성의 저하를 방지
- 아날로그/믹스드 시그널 공정의 정확성에 주목하는 파운드리에서 선택
- 시뮬레이션의 속도 대비 정확성을 제어하기 위해 풍부한 옵션을 제공
용량: SmartSpice는 현존하는 아날로그 시뮬레이터 중 가장 많은 능동 소자를 시뮬레이션합니다.
- 최대 40만 능동 소자를 시뮬레이션 (OS 어드레서블 메모리에 따라 제한)
- SmartSpice-64는 64비트 워크스테이션에서 완벽한 SPICE급 정확도에 의해 업계 최초로 8백만 능동 소자 시뮬레이션을 지원
SmartSpice-64는 진정한 SPICE급 정확도로 full-chip의 정적/동적 시뮬레이션 및 누설 전력 시뮬레이션을 하여, 추출된 기생 성분 및 victim/aggressor 회로망을 갖춘 클록 트리의 신호 무결성을 나타냅니다.
속도: SmartSpice는 타사의 SPICE 시뮬레이터보다 빠른 속도를 자랑합니다.
- 다른 SPICE 제품의 고유 속도(raw speed)보다 2~4배 빠르게 시뮬레이션
- 로그에 가까운 멀티 스레드의 처리를 위해 다중 병렬 32/64 비트 CPU를 지원
- 네트워크 분산 처리 및 원격 .ALTER
- 몬테 카를로 분석을 네트워크 분산 처리
- 스레드 풀을 이용한 효율적인 병렬 처리
수렴: SmartSpice는 최적의 수렴에 적합한 솔버를 선택합니다.
- 초기 조건을 찾고, 일련의 메소드 및 알고리즘을 통한 반복적인 시퀀스를 탐색하여 최적의 수렴을 달성
- 멀티 솔버는 주어진 회로 토포롤지에 대해 최상의 솔버를 제공
분석: SmartSpice는 분석 옵션에 필요한 사용자 정의 지원을 제공합니다.
- transient 해석을 위한 중단/계속 알고리즘
- 파라미터 해석 내장
- 넷리스트에서 사용한 명칭을 탐지
- 다음 파라미터 단계에서 직접 행렬 접근으로 빠르게 셀을 추출
- 부회로 레벨에서 정교한 최적화
- 파운드리 공급 콤팩트 모델에 영향을 주는 .RAD 구문을 사용하여, SEE를 분석
- 65나노 이하 설계를 지원하기 위한 .MODEL 파라미터용 방정식 에디터
채택의 편이성: SmartSpice는 귀사의 디자인 플로우 및 파운드리 모델에 적합합니다.
- 파운드리에서 공급한 SmartSpice, HSPICE 및 SPECTRE 모델을 지원
- HSPICE, PSPICE™ 및 Berkeley SPICE로 이루어진 기존 넷리스트를 지원
- OASIS 소켓 통합으로 Cadence 아날로그 환경과 유연하게 통합
- Silvaco PDK 기반 아날로그/믹스드 시그널/RF 툴 플로우와 유연하게 통합
모델 개발 능력
- 1984년 이래 아날로그 모델에서 최고의 정확성을 자랑하는 UTMOST와 함께, SPICE 모델링, 데이터 획득 및 모델 파라미터 추출 분야에서 핵심적인 경쟁력
- Verilog-A models은 Accellera 표준 전기-열 모델, 센서 모델 및 기타 복합적인 물리 효과를 구현하는 가장 빠른 방법을 제시
- 실바코는 통계 분석을 통하여 전체 온도 영역에 대한 DC, AC, S-파라미터, 캐패시턴스, 온도, 노이즈, SPICE 파라미터 및 코너 모델을 추출하기 위해 정확하고 신속한 SPICE Modeling Services를 제공
transient 노이즈 시뮬레이션 : 상이한 회로 노드에서의 전압 및 노이즈 파형
Models Available
| BJT/HBT: |
Gummel-Poon, Quasi-RC, VBIC, MEXTRAM, MODELLA, HiCUM |
| MOSFET: |
LEVEL 1, LEVEL 2, LEVEL 3, BSIM1, BSIM3, BSIM4, MOS 20, EKV,
HiSIM, PSP, LEVEL 88, HiSIM HV |
| TFT: |
LEVEl 35, LEVEL 36 |
| SOI: |
Berkeley BSIM3SOI PD/DD/FD, LETISOI |
| MESFET: |
Stats, Curtice I & II, TriQuint |
| JFET: |
LEVEL 1, LEVEL 2 |
| Diode: |
Berkeley, Fowler-Nordheim, Philips JUNCAP/Level 500 |
| FRAM: |
Ramtron FCAP |
|
입력
Berkeley SPICE 넷리스트, HSPICE 넷리스트, W-element RLGC 매트릭스 파일, S-파라미터 모델 파일, Verilog-A, C/C++ |
출력
원본 파일, 출력 리스트, 분석 결과, 측정 데이터 (UNIX/Windows 플랫폼에서 사용 가능) |
Integrated Optimizer는 소자/모델 파라미터를 반복하여 DC, AC, transient 곡선, 전파 지연, 상승/하강 시간, 전력 손실 등의 형태로 목표한 상세 내용을 얻습니다. 부회로 최적화도 가능합니다.
SmartView : SmartSpice 및 HSPICE 시뮬레이션 결과로부터, 상승 기간, 기울기, 벡터 계산기에 필요한
시간/전압/전류/전력의 측정 그래프 및 주석화된 플롯과 아이 다이어그램을 생성합니다.
Rev. 020311_37
|
 |