 |
 |
 |
 |
홈
제품 지도
제품 예제
TCAD
Process Simulation
Device Simulation
Stress Simulation
Interactive Tools
Virtual Wafer Fab
TCAD Videos
Analog / AMS / RF
Custom IC CAD
Interconnect Modeling
Digital CAD
다운로드 및 기술지원
라이센스
PDK Design Flows
Technical Library
Services
대학 프로그램
위치/문의
회사 안내
아날로그, 믹스드-시그널, RF 설계를 위한 IC 레이아웃, DRC/LVS 검증, RC 기생 추출 환경
Rev. 010709_15
브로셔 (PDF) 2.6 MBProduct Group:
Expert
Layout Editor
Layout Editor
Guardian
DRC/LVS/NET Physical Verification
DRC/LVS/NET Physical Verification
HIPEX
Full-Chip Parasitic Extraction
Full-Chip Parasitic Extraction
ClarityRLC
RLC Netlist Reduction
RLC Netlist Reduction